IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

APPLICANT(S): Takahiko KISHI

SERIAL NO.: not yet assigned

FILED: concurrent herewith

FOR: AUTOMATIC GAIN CONTROLLER

DATED: March 8, 2004

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

TRANSMITTAL OF PRIORITY DOCUMENTS

Sir:

Enclosed is a certified copy of Japanese Patent Appln. No. 59764

filed on March 6, 2003, from which priority is claimed under 35 U.S.C. §119.

Respectfully submitted,

Paul J. Farrell, Esq. Reg. No. 33,494

Attorney for Applicant(s)

DILWORTH & BARRESE, LLP 333 Earle Ovington Blvd. Uniondale, NY 11553 (516) 228-8484

CERTIFICATION UNDER 37 C.F.R. 1.10

I hereby certify that this New Application Transmittal and the documents referred to as enclosed therein are being deposited with the United States Postal Service in an envelope as "Express Mail Post Office to Addressee" Mail Label Number <u>EL995745602US</u> addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date listed below.

Dated: March 8, 2004

Jongwon Kim



ТАКАНІКО KISHI АПУ, DOCAET:: 678-1404 (Р11931)

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月 6日

出 願 番 号 Application Number:

特願2003-059764

[ST. 10/C]:

[JP2003-059764]

出 願 人
Applicant(s):

三星電子株式会社

2003年12月10日

特許庁長官 Commissioner, Japan Patent Office 今井康





【書類名】

特許願

【整理番号】

02122101

【提出日】

平成15年 3月 6日

【あて先】

特許庁長官 殿

【国際特許分類】

H03G 3/20

【発明の名称】

自動利得制御装置

【請求項の数】

9

【発明者】

【住所又は居所】 神奈川県横浜市鶴見区菅沢町2-7 株式会社サムスン

横浜研究所 電子研究所内

【氏名】

岸 孝彦

【特許出願人】

【識別番号】

598045058

【氏名又は名称】 株式会社サムスン横浜研究所

【代理人】

【識別番号】

100064908

【弁理士】

【氏名又は名称】

志賀 正武

【選任した代理人】

【識別番号】

100108578

【弁理士】

【氏名又は名称】 高橋 詔男

【選任した代理人】

【識別番号】 100089037

【弁理士】

【氏名又は名称】 渡邊 隆



【選任した代理人】

【識別番号】 100101465

【弁理士】

【氏名又は名称】 青山 正和

【選任した代理人】

【識別番号】 100094400

【弁理士】

【氏名又は名称】 鈴木 三義

【選任した代理人】

【識別番号】 100107836

【弁理士】

【氏名又は名称】 西 和哉

【選任した代理人】

【識別番号】 100108453

【弁理士】

【氏名又は名称】 村山 靖彦

【手数料の表示】

【予納台帳番号】 008707

【納付金額】 21,000円

【提出物件の目録】

٠,

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9812566

【プルーフの要否】 要



【書類名】明細書

【発明の名称】 自動利得制御装置

【特許請求の範囲】

【請求項1】 入力信号を増幅する第1の可変利得増幅手段と、

第1の可変利得増幅手段の出力信号の帯域を制限するフィルタと、

フィルタの出力信号を増幅して外部へ出力する第2の可変利得増幅手段と、

前記第1の可変利得増幅手段の出力信号レベルを所定レベルに制御するための 制御信号を生成する第1の制御信号生成手段と、

前記第2の可変利得増幅手段の出力信号レベルを所定レベルに制御するための 制御信号を生成し、前記第2の可変利得増幅手段へ出力する第2の制御信号生成 手段と、

前記第1の制御信号生成手段が出力する制御信号と前記第2の制御信号生成手段が出力する制御信号のいずれか一方を選択して、前記第1の可変利得増幅手段へ出力する制御信号選択手段と

を備えたことを特徴とする自動利得制御装置。

【請求項2】 入力信号を増幅する第1の可変利得増幅手段と、

第1の可変利得増幅手段の出力信号の帯域を制限するフィルタと、

フィルタの出力信号を増幅する第2の可変利得増幅手段と、

フィルタの出力信号を増幅して外部へ出力する第3の可変利得増幅手段と、

前記第1の可変利得増幅手段の出力信号レベルを所定レベルに制御するための 制御信号を生成する第1の制御信号生成手段と、

前記第2の可変利得増幅手段の出力信号レベルを所定レベルに制御するための 制御信号を生成し、前記第2の可変利得増幅手段へ出力する第2の制御信号生成 手段と、

応答特性が前記第2の制御信号生成手段の応答特性より高速に設定されると共に、前記第3の可変利得増幅手段の出力信号レベルを所定レベルに制御するための制御信号を生成し、前記第3の可変利得増幅手段へ出力する第3の制御信号生成手段と、

前記第1の制御信号生成手段が出力する制御信号と前記第2の制御信号生成手



段が出力する制御信号のいずれか一方を選択して、前記第1の可変利得増幅手段 へ出力する制御信号選択手段と

を備えたことを特徴とする自動利得制御装置。

【請求項3】 前記第2の制御信号生成手段と前記第3の制御信号生成手段が、前記第2の制御信号生成手段の制御情報を、前記第3の制御信号生成手段へ複写する制御情報複写手段を備え、

前記制御情報複写手段は、前記制御信号選択手段が、前記第2の制御信号生成手段が出力する制御信号を選択して前記第1の可変利得増幅手段へ出力する場合、前記第2の制御信号生成手段の制御情報を、前記第3の制御信号生成手段へ複写する

ことを特徴とする請求項2に記載の自動利得制御装置。

【請求項4】 少なくとも前記第1の制御信号生成手段の生成する制御信号の単位時間あたりの変化量が所定値より小さい場合には、前記制御情報複写手段が、前記第3の制御信号生成手段に対する前記第2の制御信号生成手段の制御情報の複写を許可する

ことを特徴とする請求項3に記載の自動利得制御装置。

【請求項5】 前記制御信号選択手段は、前記第1の制御信号生成手段が出力する制御信号と前記第2の制御信号生成手段が出力する制御信号との比較を行うと共に、前記第1の可変利得増幅手段の利得が低くなる方の制御信号を選択して前記第1の可変利得増幅手段へ出力する

ことを特徴とする請求項1から請求項4のいずれかに記載の自動利得制御装置。

【請求項6】 後段に接続された信号復調部より受信信号の品質情報を取得すると共に、前記第1の制御信号生成手段において入力された信号のレベルに基づいた制御信号を生成する際に、該入力された信号のレベルと比較される基準値を、該品質情報の良否に応じて変更する基準値変更手段

を備えたことを特徴とする請求項1から請求項5のいずれかに記載の自動利得制 御装置。

【請求項7】 前記基準値変更手段が、前記第1の制御信号生成手段の出力 する制御信号のレベルと前記第2の制御信号生成手段の出力する制御信号のレベ

3/



١,

ルとの比較結果、及び帯域内の受信信号レベルと所定値との比較結果に基づいて 、前記基準値を変更する

ことを特徴とする請求項6に記載の自動利得制御装置。

【請求項8】 前記フィルタの帯域内信号レベルと帯域外信号レベルとの比較に基づいて、前記フィルタより前段の回路と前記フィルタより後段の回路との利得配分を調整するための利得配分調整手段

を備えたことを特徴とする請求項1から請求項7のいずれかに記載の自動利得制 御装置。

【請求項9】 前記第1の制御信号生成手段が生成する制御信号を制御電圧 V3、前記第2の制御信号生成手段が生成する制御信号を制御電圧 V1とすると共に、前記制御電圧 V1に対する全体の利得特性をG(V1)、前記制御電圧 V1に対する前記フィルタより前段の回路の利得特性をG3(V1)とする場合、前記制御電圧 V3が前記制御電圧 V1と下ある時には、前記制御電圧 V1を前記フィルタの帯域内の信号強度とし、前記制御電圧 V3が前記制御電圧 V1未満である時には、式

で示される計算値 V を前記フィルタの帯域内の信号強度とする信号強度算出手段 を備えたことを特徴とする請求項 1 から請求項 8 のいずれかに記載の自動利得制 御装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1\]$

【発明の属する技術分野】

この発明は、自動利得制御装置に関する。

[0002]

【従来の技術】

従来、制御ループ内にフィルタが存在する自動利得制御装置においては、フィルタでの信号遅延による応答特性の遅れから、自動利得制御装置の出力信号が収束しない場合があるため、これを防止するために、信号に急なレベル変動がある場合には、信号から制御信号を生成する制御信号生成手段を、より時定数の速い



ものに切り換えて、フィルタによる制御信号の遅延を改善すると共に、両者の間で制御情報を複写することで、切り換え時にも自動利得制御装置の出力信号にレベル変動が発生しないように制御するものがある(例えば、特許文献 1 参照。)

[0003]

また、制御ループ内にフィルタが存在する自動利得制御装置において、自動利得制御のレベル制御をフィルタ帯域内の信号により行うと、フィルタ帯域内の信号レベルに合わせて自動利得制御が収束するため、フィルタ帯域外の信号がフィルタ帯域内の信号よりも大きい場合に、フィルタの前段に配置された増幅器等においてフィルタの帯域外の信号による飽和が発生する。そのため、これを防止するように、フィルタを介して増幅器をカスケード接続し、フィルタの前後の増幅器において個別の自動利得制御を行うものがある(例えば、特許文献2参照。)

[0004]

【特許文献1】

特許第3240458号公報

【特許文献 2】

特許第3086060号公報

[0005]

【発明が解決しようとする課題】

しかし、特許文献1に記載の技術では、フィルタでの信号遅延による応答特性の遅れを改善し、自動利得制御装置の出力信号を収束させることができるものの、自動利得制御のレベル制御をフィルタ帯域内の信号により行うと、フィルタ帯域外の信号がフィルタ帯域内の信号よりも大きい場合に、フィルタの前段に配置された増幅器等においてフィルタの帯域外の信号による飽和が発生するという問題を解決できていなかった。

[0006]

また、特許文献 2 に記載の技術では、フィルタ帯域外の信号のレベル変動に追 従してフィルタの前段での信号レベルが調節されるものの、フィルタ帯域外の信

5/



号の変動に追従して、フィルタの前段での増幅器における自動利得制御が高速に 応答すると、変動が発生していないフィルタ帯域内の目的信号に不必要な変動を 与えてしまう可能性があった。

[0007]

すなわち、フィルタ帯域外の信号の変動に追従して、フィルタの前段での増幅器における自動利得制御が高速に応答すると、変動が発生していないフィルタ帯域内の目的信号に不必要な変動を与えてしまうため、フィルタ後段での増幅器における自動利得制御でも、この目的信号の変動に追従するべく、高速な応答特性が要求される。ところが、目的信号に対して自動利得制御が高速に応答すると、自動利得制御により信号が変調されることとなり、自動利得制御の振幅圧縮作用によって信号に歪みが生じるという問題があった。

[0008]

従って、特許文献2に記載の技術では、フィルタ帯域外の信号の変動に対するフィルタの前段での増幅器における自動利得制御を低速なものにし、自動利得制御の応答特性が遅いために発生するフィルタ帯域外の信号による雑音等の影響を許容するか、あるいはフィルタの前段、及び後段での増幅器における自動利得制御を両方とも高速なものにし、フィルタ後段での増幅器の自動利得制御による目的信号の歪みを許容するかの選択しかないため、どちらにせよ通信品質を向上させることができなかった。

[0009]

本発明は、上記問題点に鑑みてなされたもので、目的信号抽出用フィルタの帯域外の信号や、制御信号の遅延による信号の飽和や歪みを低減すると共に、フィルタ帯域内の信号レベルを正確に測定可能な自動利得制御装置を提供することを目的とする。

[0010]

【課題を解決するための手段】

上記課題を解決するために、請求項1の発明に係る自動利得制御装置は、入力信号を増幅する第1の可変利得増幅手段(例えば実施の形態のAGCアンプc4)と、第1の可変利得増幅手段の出力信号の帯域を制限するフィルタ(例えば実

施の形態の I 側チャネルフィルタ 1 0 と Q 側チャネルフィルタ 1 1)と、フィルタの出力信号を増幅して外部へ出力する第 2 の可変利得増幅手段(例えば実施の形態の I 側 A G C アンプ a 1 2 と Q 側 A G C アンプ a 1 3)と、前記第 1 の可変利得増幅手段の出力信号レベルを所定レベルに制御するための制御信号を生成する第 1 の制御信号生成手段(例えば実施の形態の A G C 制御部 c 2 0)と、前記第 2 の可変利得増幅手段の出力信号レベルを所定レベルに制御するための制御信号を生成し、前記第 2 の可変利得増幅手段へ出力する第 2 の制御信号生成手段(例えば実施の形態の A G C 制御部 a 2 3)と、前記第 1 の制御信号生成手段が出力する制御信号と前記第 2 の制御信号生成手段が出力する制御信号のいずれかー方を選択して、前記第 1 の可変利得増幅手段へ出力する制御信号選択手段(例えば実施の形態の A G C に答制御部 2 6)とを備えたことを特徴とする。

[0011]

以上の構成を備えた自動利得制御装置は、第1の可変利得増幅手段を制御するための制御信号を、第1の制御信号生成手段が生成する制御信号と、第2の制御信号生成手段が生成する制御信号のどちらにするか、制御信号選択手段により選択することで、フィルタの前段に配置された第1の可変利得増幅手段の制御を、フィルタへの入力信号の変化により制御するか、フィルタからの出力信号の変化により制御するかを選択し、フィルタの帯域外に存在する信号がフィルタの帯域内の信号の利得制御に与える影響を低減することができる。

$[0\ 0\ 1\ 2]$

請求項2の発明に係る自動利得制御装置は、入力信号を増幅する第1の可変利得増幅手段(例えば実施の形態のAGCアンプc4)と、第1の可変利得増幅手段の出力信号の帯域を制限するフィルタ(例えば実施の形態のI側チャネルフィルタ10とQ側チャネルフィルタ11、あるいはチャネルフィルタ31)と、フィルタの出力信号を増幅する第2の可変利得増幅手段(例えば実施の形態のI側AGCアンプb15とQ側AGCアンプb16、あるいはAGCアンプb34)と、フィルタの出力信号を増幅して外部へ出力する第3の可変利得増幅手段(例えば実施の形態のI側AGCアンプa12とQ側AGCアンプa13、あるいはAGCアンプa32)と、前記第1の可変利得増幅手段の出力信号レベルを所定



レベルに制御するための制御信号を生成する第1の制御信号生成手段(例えば実施の形態のAGC制御部c20)と、前記第2の可変利得増幅手段の出力信号レベルを所定レベルに制御するための制御信号を生成し、前記第2の可変利得増幅手段へ出力する第2の制御信号生成手段(例えば実施の形態のAGC制御部b25)と、応答特性が前記第2の制御信号生成手段の応答特性より高速に設定されると共に、前記第3の可変利得増幅手段の出力信号レベルを所定レベルに制御するための制御信号を生成し、前記第3の可変利得増幅手段へ出力する第3の制御信号生成手段(例えば実施の形態のAGC制御部a23)と、前記第1の制御信号生成手段が出力する制御信号と前記第2の制御信号生成手段が出力する制御信号のいずれか一方を選択して、前記第1の可変利得増幅手段へ出力する制御信号のいずれか一方を選択して、前記第1の可変利得増幅手段へ出力する制御信号 選択手段(例えば実施の形態のAGC応答制御部26)とを備えたことを特徴とする。

$[0\ 0\ 1\ 3]$

以上の構成を備えた自動利得制御装置は、第1の可変利得増幅手段を制御するための制御信号を、第1の制御信号生成手段が生成する制御信号と、第2の制御信号生成手段が装置の出力信号とは独立して生成する制御信号のどちらにするか、制御信号選択手段により選択することで、フィルタの前段に配置された第1の可変利得増幅手段の制御を、フィルタへの入力信号の変化により制御するか、フィルタからの出力信号の変化に基づき、かつ装置の出力信号とは独立して制御するかを選択し、フィルタの帯域外に存在する信号がフィルタの帯域内の信号の利得制御に与える影響を低減することができる。

$[0\ 0\ 1\ 4]$

請求項3の発明に係る自動利得制御装置は、請求項2に記載の自動利得制御装置において、前記第2の制御信号生成手段と前記第3の制御信号生成手段が、前記第2の制御信号生成手段の制御情報を、前記第3の制御信号生成手段へ複写する制御情報複写手段を備え、前記制御情報複写手段は、前記制御信号選択手段が、前記第2の制御信号生成手段が出力する制御信号を選択し前記第1の可変利得増幅手段へ出力する場合、前記第2の制御信号生成手段の制御情報を、前記第3の制御信号生成手段へ複写することを特徴とする。



以上の構成を備えた自動利得制御装置は、フィルタの前段に配置された第1の可変利得増幅手段の制御を、第2の制御信号生成手段を用いてフィルタからの出力信号の変化により制御する場合、第2の制御信号生成手段の制御情報を、第3の制御信号生成手段へ複写し、第3の可変利得増幅手段の利得制御も、フィルタからの出力信号の変化に基づいた第2の制御信号生成手段の応答速度により制御を行うことで、必要のない時に第3の制御信号生成手段の速すぎる応答速度により制御が行われて、装置の出力信号に歪みが発生することを防止できる。

[0016]

請求項4の発明に係る自動利得制御装置は、請求項3に記載の自動利得制御装置において、少なくとも前記第1の制御信号生成手段の生成する制御信号の単位時間あたりの変化量が所定値より小さい場合には、前記制御情報複写手段が、前記第3の制御信号生成手段に対する前記第2の制御信号生成手段の制御情報の複写を許可することを特徴とする。

$[0\ 0\ 1\ 7]$

以上の構成を備えた自動利得制御装置は、フィルタ帯域外に強い信号が存在するために、制御信号選択手段が、第1の制御信号生成手段の出力する制御信号を選択して第1の可変利得増幅手段へ出力する場合でも、第1の制御信号生成手段の生成する制御信号の単位時間あたりの変化量が所定値より小く、第2の可変利得増幅手段を制御する応答特性でもこれに追従できる場合は、前記制御情報を手段が、第3の制御信号生成手段に対する第2の制御信号生成手段の制御情報の複写を許可し、逆に、第1の制御信号生成手段の生成する制御信号の単位時間あたりの変化量が所定値より大きい場合は制御情報の複写を許可しないことで、第1の可変利得増幅手段の利得変動が小さい場合に、第3の可変利得増幅手段を制御する応答特性が速すぎて、装置の出力信号に歪みが発生することを防止できると共に、第1の可変利得増幅手段の利得変動が大きい場合に、第3の可変利得増幅手段を制御する応答特性がこれに追従せず、装置の出力信号に歪みが発生することを防止できる。

[0018]

請求項5の発明に係る自動利得制御装置は、請求項1から請求項4のいずれかに記載の自動利得制御装置において、前記制御信号選択手段は、前記第1の制御信号生成手段が出力する制御信号と前記第2の制御信号生成手段が出力する制御信号との比較を行うと共に、前記第1の可変利得増幅手段の利得が低くなる方の制御信号を選択して前記第1の可変利得増幅手段へ出力することを特徴とする。

[0019]

以上の構成を備えた自動利得制御装置は、制御信号同士の比較から、容易に第 1の可変利得増幅手段へ出力する制御信号を選択することができる。

[0020]

্ৰ

請求項6の発明に係る自動利得制御装置は、請求項1から請求項5のいずれかに記載の自動利得制御装置において、後段に接続された信号復調部より受信信号の品質情報を取得すると共に、前記第1の制御信号生成手段において入力された信号のレベルに基づいた制御信号を生成する際に、該入力された信号のレベルと比較される基準値を、該品質情報の良否に応じて変更する基準値変更手段(例えば実施の形態の制御部(図示せず))を備えたことを特徴とする。

[0021]

以上の構成を備えた自動利得制御装置は、フィルタの帯域外に存在する信号がフィルタの帯域内の信号の利得制御に与える影響と、フィルタの帯域内の信号が自身の利得制御に与える影響との両方の均衡を保つ制御を行うことができる。

[0022]

請求項7の発明に係る自動利得制御装置は、請求項6に記載の自動利得制御装置において、前記基準値変更手段が、前記第1の制御信号生成手段の出力する制御信号のレベルと前記第2の制御信号生成手段の出力する制御信号のレベルとの比較結果、及び帯域内の受信信号レベルと所定値との比較結果に基づいて、前記基準値を変更することを特徴とする。

[0023]

以上の構成を備えた自動利得制御装置は、前記基準値変更手段が、例えば前記第2の制御信号生成手段の出力する制御信号のレベルが、前記第1の制御信号生成手段の出力する制御信号のレベル以下で、かつ帯域内の受信信号レベルが所定

値以下の場合、前記第1の可変利得増幅手段の出力信号レベルが上がるように前記基準値を変更し、前記第2の制御信号生成手段の出力する制御信号のレベルが、前記第1の制御信号生成手段の出力する制御信号のレベル以下で、かつ帯域内の受信信号レベルが所定値より大きい場合、前記第1の可変利得増幅手段の出力信号レベルが下がるように前記基準値を変更することで、目的の受信品質が得られない場合、その受信信号レベルを用いて、受信信号の劣化が何により発生しているか、原因を判断すると共に、その原因に対応した適切な制御を行うことができる。

[0024]


請求項8の発明に係る自動利得制御装置は、請求項1から請求項7のいずれかに記載の自動利得制御装置において、前記フィルタの帯域内信号レベルと帯域外信号レベルとの比較に基づいて、前記フィルタより前段の回路と前記フィルタより後段の回路との利得配分を調整するための利得配分調整手段(例えば実施の形態の制御部(図示せず)とファンクションブロック27)を備えたことを特徴とする。

[0025]

以上の構成を備えた自動利得制御装置は、フィルタの帯域内信号レベルと帯域 外信号レベルとの比較に基づいて、フィルタ前後の利得配分を適切に決定するこ とができる。

[0026]

請求項9の発明に係る自動利得制御装置は、請求項1から請求項8のいずれかに記載の自動利得制御装置において、前記第1の制御信号生成手段が生成する制御信号を制御電圧V3、前記第2の制御信号生成手段が生成する制御信号を制御電圧V1とすると共に、前記制御電圧V1に対する全体の利得特性をG(V1)、前記制御電圧V1に対する前記フィルタより前段の回路の利得特性をG3(V1)とする場合、前記制御電圧V3が前記制御電圧V1以上である時には、前記制御電圧V1を前記フィルタの帯域内の信号強度とし、前記制御電圧V3が前記制御電圧V1未満である時には、式「V=V1+(G3(V1)/G(V1))(V1-V3)」で示される計算値Vを前記フィルタの帯域内の信号強度とする



[0027]

以上の構成を備えた自動利得制御装置は、各制御信号生成手段が生成する制御 信号から、容易に目的の信号のレベルを測定することができる。

[0028]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態について説明する。

[第1の実施の形態]

まず、本発明の第1の実施の形態における自動利得制御装置について説明する

(全体構成)

図1は、本実施の形態の自動利得制御装置を備えた無線機の構成を示すブロック図である。図1において、RF/IF端子からミキサ1に入力された信号は、ミキサ1において、局部発振器2が出力する第1の周波数のローカル信号を利用して、低い周波数の信号(後述するAD変換器5の入力IF周波数)に変換され、更にバンドパスフィルタ3を用いて、ミキサ1が出力する信号から所定の周波数帯域の信号が抽出される。

[0029]

また、AGCアンプc4は、バンドパスフィルタ3の出力信号を一定レベルの信号に変換するための可変利得増幅器であって、AGCアンプc4により一定レベルの信号に変換された所定の周波数帯域の信号は、AD変換器5へ入力され、AD変換器5により量子化されたディジタル信号となる。

また、AD変換器 5 によりディジタル信号化された信号は、I側ミキサ6及びQ側ミキサ7において、ディジタル局部発振器 8 が出力する第2 の周波数のローカル信号(I側:cos波、Q側:-sin波)により直交検波が行われ、I軸信号とQ軸信号とにより表されるベースバンド周波数の複素数信号へ変換される

[0030]

次に、変換されたベースバンド周波数の複素数信号は、AGC検波器 c 9へ入力されると共に、I 軸信号が I 側チャネルフィルタ10、Q 軸信号がQ側チャネルフィルタ11において帯域制限されることにより、目的の帯域の帯域信号に変換され、I 軸信号が I 側AGCアンプa12、Q 軸信号がQ側AGCアンプa13へ入力される。AGC検波器 c 9では、AGCアンプc4の利得を制御する信号を生成するために、入力されたベースバンド周波数の複素数信号の I 軸信号とQ 軸信号の2 乗値を加算すると共に、その平方根を算出し、これを積分することにより、I 側ミキサ6及びQ側ミキサ7の出力信号の変動を検出する。

[0031]

一方、I側AGCアンプa12及びQ側AGCアンプa13は、I側チャネルフィルタ10及びQ側チャネルフィルタ11の出力信号を一定レベルの信号に変換するための可変利得増幅器であって、I側AGCアンプa12及びQ側AGCアンプa13により一定レベルの信号に変換された目的の帯域の帯域信号は、ベースバンド周波数の複素信号(BB.I、BB.Q)として本無線機から出力される。

[0032]

また、I側AGCアンプa12及びQ側AGCアンプa13により一定レベルの信号に変換された目的の帯域の帯域信号は、AGC検波器a14へも入力され、AGC検波器a14では、I側AGCアンプa12及びQ側AGCアンプa13の利得を制御する信号を生成するために、入力された目的の帯域の帯域信号のI軸信号とQ軸信号の2乗値を加算すると共に、その平方根を算出し、これを積分することにより、I側AGCアンプa12及びQ側AGCアンプa13の出力信号の変動を検出する。

[0033]

また、同様に、I側チャネルフィルタ10及びQ側チャネルフィルタ11により帯域制限され、目的の帯域の帯域信号に変換されたI軸及びQ軸の信号は、I軸信号がI側AGCアンプb15、Q軸信号がQ側AGCアンプb16へ入力される。ここで、I側AGCアンプb15及びQ側AGCアンプb16も、I側チ

ャネルフィルタ10及びQ側チャネルフィルタ11の出力信号を一定レベルの信号に変換するための可変利得増幅器であって、I側AGCアンプb15及びQ側AGCアンプb16により一定レベルの信号に変換された目的の帯域の帯域信号は、AGC検波器b17へ入力される。

[0034]

そして、AGC検波器 b 1 7では、I側AGCアンプ b 1 5 及びQ側AGCアンプ b 1 6 の利得を制御する信号を生成するために、入力された目的の帯域の帯域信号の I 軸信号とQ軸信号の 2 乗値を加算すると共に、その平方根を算出し、これを積分することにより、I側AGCアンプ b 1 5 及びQ側AGCアンプ b 1 6 の出力信号の変動を検出する。

なお、AGC検波器c9、AGC検波器a14、AGC検波器b17の詳細については後述する。

[0035]

一方、各AGCアンプの利得を制御する信号を生成するために、AGC検波器 c 9、AGC検波器 a 1 4、AGC検波器 b 1 7の出力信号は、それぞれの基準値と比較されて、各AGCアンプの利得を制御する信号を生成するAGC制御部に入力される。具体的には、AGC検波器 c 9の出力信号は、減算器 1 9 において、基準値レジスタ 1 8 の出力する基準値「R e f 3」が減算され、AGC制御部 c 2 0 の「I n 端子」へ入力される。

[0036]

また、AGC検波器 a 1 4 の出力信号は、減算器 2 2 において、基準値レジスタ 2 1 の出力する基準値「Ref1」が減算され、AGC制御部 a 2 3 の「I n端子」へ入力される。更に、AGC検波器 b 1 7 の出力信号は、減算器 2 4 において、基準値レジスタ 2 1 の出力する基準値「Ref1」が減算され、応答特性がAGC制御部 a 2 3 の応答特性より低速に設定されたAGC制御部 b 2 5 の「I n端子」へ入力される。

[0037]

ここで、AGC制御部c20、AGC制御部a23、AGC制御部b25は、「In端子」に入力された信号へ、「C_sw端子」に入力された制御信号に基

づいて選択された係数を乗算して「Out端子」に出力する。また、「Reg_Ld端子」に入力された制御信号に基づいて、相互に「Reg_Out端子」から「Reg_In端子」へ制御情報を複写する機能を備えている。図1に示す構成では、AGC制御部b25の「Reg_Out端子」がAGC制御部a23の「Reg_Ld端子」に入力された制御信号に基づいて、AGC制御部b25の制御情報がAGC制御部a23へ複写される。

[0038]

なお、AGC制御部c20、AGC制御部a23、AGC制御部b25の詳細については後述する。また、AGC制御部c20、AGC制御部a23、AGC制御部b25それぞれにおいて、接続されていない端子の持つ機能は利用されないものとする。

[0039]

また、AGC制御部a23の「Out端子」は、AGC応答制御部26の「V1_I」端子へ接続されると共に、I側AGCアンプa12及びQ側AGCアンプa13の利得制御端子に接続され、AGC制御部a23の「Out端子」の出力信号により、I側AGCアンプa12及びQ側AGCアンプa13の利得が制御される。また、AGC制御部b25の「Out端子」は、AGC応答制御部26の「V2_I」端子へ接続されると共に、I側AGCアンプb15及びQ側AGCアンプb16の利得制御端子に接続され、AGC制御部b25の「Out端子」の出力信号により、I側AGCアンプb15及びQ側AGCアンプb16の利得が制御される。また、AGC制御部c20の「Out端子」は、AGC応答制御部26の「V3_I」端子へ接続される。

[0040]

ここで、AGC応答制御部26は、各AGC制御部の応答特性を制御すると共に、AGCアンプc4の利得を制御するための信号を出力する制御部である。具体的には、AGC応答制御部26の「Wdet_I端子」へは、減算器19においてAGC検波器c9の出力信号から基準値レジスタ18の出力する基準値「Ref3」が減算された信号が入力される。同様に、「Fdet_I端子」へは、

減算器22においてAGC検波器a14の出力信号から基準値レジスタ21の出力する基準値「Ref1」が減算された信号が入力される。また、「Sdet_I端子」には、減算器24においてAGC検波器b17の出力信号から基準値レジスタ21の出力する基準値「Ref1」が減算された信号が入力される。

[0041]

一方、AGC応答制御部26の「C1_O端子」は、AGC制御部a23の「C_sw端子」へ、AGC応答制御部26の「C2_O端子」は、AGC制御部b25の「C_sw端子」へ、AGC応答制御部26の「C3_O端子」は、AGC制御部c20の「C_sw端子」へ、それぞれ接続されている。更に、AGC応答制御部26の「Reg_Ld端子」は、AGC制御部a23の「Reg_Ld端子」へ接続されており、AGC制御部b25からAGC制御部a23への制御情報の複写が制御される。

[0042]

また、AGCアンプ c 4 の利得を制御するための信号を出力するAGC応答制御部 2 6 の「V a $_$ O端子」は、本実施の形態の自動利得制御装置の応答特性を微調整するためのファンクションブロック 2 7 を介して、DA 変換器 2 8 によりアナログ信号化されて、AGCアンプ c 4 の利得制御端子へ入力される。なお、AGC 応答制御部 2 6 の詳細については後述する。

また、この他に無線機には、各基準値レジスタに保持される基準値や、各AG C制御部の応答特性を決定する内部レジスタの値を更新すると共に、ファンクションブロック 2 7 を制御する制御部(図示せず)が備えられている。

[0043]

(AGC検波器)

次に、本実施の形態による自動利得制御装置のAGC検波器 c 9、AGC検波器 a 1 4、AGC検波器 b 1 7の詳細について、図面を参照して説明する。なお、AGC検波器 c 9、AGC検波器 a 1 4、AGC検波器 b 1 7は同一の構成を備えており、図2に、本実施の形態による自動利得制御装置のAGC検波器(複素入力)の構成を示す。

[0044]

図2において、「In. I端子」と「In. Q端子」から入力された複素信号は、振幅算出器101において、I軸信号とQ軸信号の2乗値が加算されると共に、その平方根が算出される。振幅算出器101の出力信号は、比較器102に入力されると共に、乗算器103aと、加算器103bと、遅延器103cと、乗算器103dと、係数計算器103eとから構成される積分器103へ入力される。

[0045]

ここで、積分器103は、比較器102の出力信号によって切り換え制御されるスイッチ104により選択された、アタック係数レジスタ105の出力するアタック係数と、リリース係数レジスタ106の出力するリリース係数(但し、アタック係数の数値は、リリース係数の数値より大きい)のいずれかに基づき、振幅算出器101の出力信号を積分する積分器である。具体的には、積分器103に入力された振幅算出器101の出力信号は、乗算器103aにおいて、積分器の分子側係数として積分器103に入力されたアタック係数とリリース係数のいずれかと乗算される。

[0046]

また、積分器103に入力されたアタック係数またはリリース係数は、係数計算器103eにより分母側係数が算出される。また、係数計算器103eの出力信号は、乗算器103dにおいて積分器103の出力信号と乗算され、加算器103bにおいて、乗算器103aの出力信号と加算される。また、加算器103bの出力信号は、遅延器103cを経て積分器103の出力信号、すなわちAGC検波器の出力信号として「Out端子」から出力される。

[0047]

なお、比較器102は、振幅算出器101の出力信号と乗算器103dの出力信号を比較し、振幅算出器101の出力信号が乗算器103dの出力より小さい時には、スイッチ104においてリリース係数を選択して積分時定数を大きくし、逆の場合はアタック係数を選択して積分時定数を小さくする。従って、積分器103の出力信号は、入力信号の実効値とせん頭値の間の値となる。また、アタック係数の数値は、リリース係数の数値より大きいという関係にあり、この比が

大きい程せん頭値に近い値となる。

[0048]

(AGC制御部)

次に、本実施の形態による自動利得制御装置のAGC制御部c20、AGC制御部a23、AGC制御部b25の詳細について、図面を参照して説明する。なお、AGC制御部c20、AGC制御部a23、AGC制御部b25は同一の構成を備えており、図3は、本実施の形態による自動利得制御装置のAGC制御部の構成を示す。

[0049]

図3において、「In端子」から入力された信号は、「C_sw端子」に入力された制御信号によって切り換え制御されるスイッチ201により選択された、アタック係数レジスタ202の出力するアタック係数と、リリース係数レジスタ203の出力するリリース係数(但し、アタック係数の数値は、リリース係数の数値より大きい)のいずれかと、乗算器204において乗算される。

そして、乗算器204の出力する信号は、減算器205においてAGC制御部の出力から減算され、スイッチ206へ入力される。

[0050]

また、スイッチ206では、「Reg_Ld端子」に入力された制御信号に基づいて、減算器205の出力信号か「Reg_In端子」に入力された信号のいずれか一方を選択して、「Reg_Out端子」に出力すると共に、遅延器207へ入力する。また、遅延器207の出力信号は、AGC制御部の出力信号として「Out端子」から出力される。

$[0\ 0\ 5\ 1]$

なお、スイッチ201は、「C_sw端子」に入力される制御信号が「0」の場合は、アタック係数レジスタ202の出力するアタック係数を選択し、「C_sw端子」に入力される制御信号が「1」の場合は、リリース係数レジスタ203の出力するリリース係数を選択して出力する。

また、スイッチ206は、「Reg_Ld端子」に入力される制御信号が「0」の場合は、減算器205の出力信号を選択し、「Reg_Ld端子」に入力さ

れる制御信号が「1」の場合は、「 $Reg_In端子$ 」に入力された信号を選択して出力する。

[0052]

(AGC応答制御部)

次に、本実施の形態による自動利得制御装置のAGC応答制御部26の詳細について、図面を参照して説明する。図4及び図5は、本実施の形態による自動利得制御装置のAGC応答制御部の構成を示すブロック図である。

図4及び図5において、「V2_I端子」と「V3_I端子」とから入力された信号は、比較器301において比較されると共に、比較器301の出力信号によって切り換え制御されるスイッチ302により、「V2_I端子」へ入力された信号と「V3_I端子」へ入力された信号のいずれか一方が選択され、「Va_O端子」へ出力される。

[0053]

なお、「V3_I端子」へ入力された信号が、「V2_I端子」へ入力された信号以下の場合、比較器 301 から「0」が出力され、スイッチ 302 は、「V3_I端子」へ入力された信号を「Va_O端子」へ出力する。

また、「V3_I端子」へ入力された信号が、「V2_I端子」へ入力された信号より大きい場合、比較器 301から「1」が出力され、スイッチ 302は、「V2_I端子」へ入力された信号を「Va_O端子」へ出力する。

[0054]

また、スイッチ302の出力信号は、遅延器303により遅延されると共に、減算器304において、遅延器303により遅延された信号からスイッチ302の出力信号が減算されることにより微分され、更に絶対値算出器305により、その絶対値が算出される。

一方、絶対値算出器305の出力信号は、乗算器306aと、加算器306b と、遅延器306cと、乗算器306dと、係数計算器306eとから構成される積分器306へ入力される。

[0055]

ここで、積分器306は、Va制御係数レジスタ307の出力する「Va D

elta積分係数」に基づき、絶対値算出器305の出力信号を積分する積分器である。具体的には、積分器306に入力された絶対値算出器305の出力信号は、乗算器306aにおいて、積分器の分子側係数として積分器306に入力された「Va Delta積分係数|と乗算される。

[0056]

また、積分器306に入力された「Va Delta積分係数」は、係数計算器306eにより分母側係数が算出される。また、係数計算器306eの出力信号は、乗算器306dにおいて積分器306の出力信号と乗算され、加算器306bにおいて、乗算器306aの出力信号と加算される。また、加算器306bの出力信号は、遅延器306cを経て積分器306の出力信号となる。これにより、「Va_O端子」へ出力される信号の変化の度合が計算される。

[0057]

また、積分器306の出力信号は比較器308へ出力され、Va基準値レジスタ309の出力する基準値「Va Delta Ref.」との比較が行われる。比較器308では、積分器306の出力信号、すなわち「Va_O端子」へ出力される信号の変化の度合が基準値「Va Delta Ref.」より小さい場合、比較器308の出力信号が「1」となる。

[0058]

一方、比較器 3 0 8 の出力信号と、比較器 3 0 1 の出力信号は、OR回路 3 1 0 において論理和が求められ、更にその先のAND回路 3 1 1 へ入力される。従って、「V 3 __ I 端子」へ入力された信号が、「V 2 __ I 端子」へ入力された信号 より大きい場合、あるいは「V a __ O端子」へ出力される信号の変化の度合が基準値「V a __ Delta Ref.」より小さい場合、AND回路 3 1 1 1 」が入力される。

[0059]

また、「V1_I端子」に入力された信号からは、減算器312において「V2_I端子」から入力された信号が減算されると共に、減算器312の出力信号は、絶対値算出器313に入力され、絶対値が算出される。更に、絶対値算出器313の出力信号は、比較器314へ出力され、V1V2差分値レジスタ315

の出力する基準値「V1V2 Diff Ref.」との比較が行われる。

[0060]

また、比較器 3 1 4 では、「V 1 __ I 端子」に入力された信号と「V 2 __ I 端子」に入力された信号との比較において、その差分の絶対値が基準値「V 1 V 2 D i f f R e f . 」以下の場合、比較器 3 1 4 の出力信号が「1」となり、AND回路 3 1 1 へ「1」が入力される。また、差分の絶対値が基準値「V 1 V 2 D i f f R e f . 」より大きい場合、比較器 3 1 4 の出力信号が「0」となり、AND回路 3 1 1 へ「0」が入力される。

$[0\ 0\ 6\ 1]$

一方、「 $Sdet_II$ 端子」に入力された信号は、比較器 316 において、収束確認上限値レジスタ 318 の出力する基準値「Slow Ref+」との比較が行われる。また、比較器 317 において、収束確認下限値レジスタ 319 の出力する基準値「Slow Ref-」との比較が行われる。そして、比較器 316 及び比較器 317 の出力信号は、AND回路 320 を介してAND回路 311 へ入力される。

$[0\ 0\ 6\ 2\]$

[0063]

また、比較器 $3 \ 1 \ 6$ は、「 $S \ d \ e \ t$ _ $I \$ 端子」に入力された信号が基準値「 $S \ I \ o \ w$ R $e \ f +$ 」より大きい場合、出力信号が「0 」になり、比較器 $3 \ 1 \ 7$ は、「 $S \ d \ e \ t$ _ $I \$ 端子」に入力された信号が基準値「 $S \ I \ o \ w$ R $e \ f -$ 」より小さい場合、出力信号が「0 」となるので、いずれかの場合は、AND回路 $3 \ 2 \ 0$ を介してAND回路 $3 \ 1 \ 1 \$ 「0 」が入力される。

$[0\ 0\ 6\ 4]$

そして、OR回路310の出力信号と、比較器314の出力信号と、比較器320の出力信号との論理積がAND回路311で求められて、AND回路311の出力信号が「Reg_Ld端子」から出力される。

[0065]

また、「 $Fdet_I$ 」に入力された信号は、比較器 321において、零レジスタ 322 の出力する基準値「0」との比較が行われる。この時、「 $Fdet_I$ 」に入力された信号が基準値「0」以下の場合、比較器 321 の出力信号は「1」になり、「 $C1_O$ 端子」に出力される。また、「 $Fdet_I$ 」に入力された信号が基準値「0」より大きい場合、比較器 321 の出力信号は「0」になり、「 $C1_O$ 端子」に出力される。

[0066]

また、「Sdet_I端子」に入力された信号は、比較器323において、零レジスタ322の出力する基準値「0」との比較が行われる。この時、「Sdet_I端子」に入力された信号が基準値「0」以下の場合、比較器323の出力信号は「1」になり、「C2_O端子」に出力される。また、「Sdet_I端子」に入力された信号が基準値「0」より大きい場合、比較器323の出力信号は「0」になり、「C2_O端子」に出力される。

[0067]

また、「Wdet_I端子」に入力された信号は、比較器324において、零レジスタ322の出力する基準値「0」との比較が行われる。この時、「Wdet_I端子」に入力された信号が基準値「0」以下の場合、比較器324の出力信号は「1」になり、「C3_O端子」に出力される。また、「Fdet_I端子」に入力された信号が基準値「0」より大きい場合、比較器324の出力信号は「0」になり、「C3_O端子」に出力される。

[0068]

また、「V1_I端子」と「V3_I端子」とから入力された信号は、比較器 325において比較されると共に、比較器 325の出力信号によって切り換え制 御されるスイッチ 326により、「V1_I端子」へ入力されたそのままの信号 と、「V1_I 端子」へ入力された信号を「V3_I 端子」へ入力された信号に

よって補正した信号のいずれか一方が選択され、「RSSI端子」へ受信した信号の信号強度表示信号(RSSI:Received Signal Strength Indicator)として出力される。

[0069]

なお、「V3_I端子」へ入力された信号が、「V1_I端子」へ入力された信号以上の場合、比較器 325 の出力信号が「1」となるので、スイッチ 326 は、「V1_I端子」へ入力された信号を「RSSI端子」へ出力する。また、「V3_I端子」へ入力された信号が、「V1_I端子」へ入力された信号より小さい場合、比較器 325 の出力信号が「0」となるので、スイッチ 326 は、「V1_I 端子」へ入力された信号を「V3_I 端子」へ入力された信号によって補正した信号を「RSSI 端子」へ出力する。

[0070]

また、「V1_I端子」へ入力された信号を「V3_I端子」へ入力された信号によって補正する計算式は、それぞれの端子の信号をそれぞれの端子名で表すとすると、下記(1)で示される。

[0071]

 $\begin{bmatrix}
RSSI \end{bmatrix} = \begin{bmatrix}
V1 \\
I
\end{bmatrix} + (G3 (V1) / G (V1)) (\begin{bmatrix}
V1 \\
I
\end{bmatrix} - \\
\begin{bmatrix}
V3 \\
I
\end{bmatrix}) \cdot \cdot \cdot \cdot (1)$

[0072]

なお、具体的には、(「 $V1_I$ 」 - 「 $V3_I$ 」)は減算器 327において計算し、減算器 327の出力信号へ、可変利得器 328により係数(G3(V1)) /G(V1))を乗算すると共に、加算器 329において「 $V1_I$ 」を加算することで、(1)式に基づく出力を得る。

[0073]

(AGCアンプ特性)

次に、本実施の形態による自動利得制御装置に利用されるAGCアンプの特性について、図面を参照して説明する。

図6は、I側AGCアンプa12、Q側AGCアンプa13、及びI側AGCアンプb15、Q側AGCアンプb16の制御電圧対利得特性を示したグラフで

あって、各AGCアンプの特性は、制御電圧0.0以下で利得は-25 [dB] 一定とされ、また制御電圧1.0以上で利得は25 [dB] 一定とされる。また制御電圧0.0以上1.0以下では、制御電圧が0.1増加すると利得が5 [dB] 増加すると共に、制御電圧0.5の時利得が0 [dB] となる特性を持つ。

[0074]

一方、図 7 は、A G C アンプ c 4 の制御電圧対利得特性を示したグラフであって、A G C アンプの特性は、制御電圧 0. 0以下で利得は-35 [d B] 一定とされ、また制御電圧 1. 0以上で利得は 15 [d B] 一定とされる。また制御電圧 0. 0以上 1. 0以下では、制御電圧が0. 1増加すると利得が10 [d B] 増加すると共に、制御電圧 10. 10 以下では、制御電圧 10 以下では、制御電圧 10 以下では、制御電圧 10 以下では、制御電圧 10 以下では、制御電圧 10 以下では、制御電圧 10 以下であったがある。

[0075]

(自動利得制御装置の動作)

次に、上述の構成を備えた本実施の形態の自動利得制御装置の動作を説明する

(全体動作)

本実施の形態の自動利得制御装置では、I側チャネルフィルタ10及びQ側チャネルフィルタ11より後段において、I側AGCアンプa12とQ側AGCアンプa13、及びAGC検波器a14、更にはAGC制御部a23とから構成される高速な応答を行うAGCループと、I側AGCアンプb15とQ側AGCアンプb16、及びAGC検波器b17、更にはAGC制御部b25とから構成される低速な応答を行うと共に低歪みなAGCループとを構成し、自動利得制御装置の出力信号は、高速なAGCループより取り出される。

[0076]

一方、I側チャネルフィルタ10及びQ側チャネルフィルタ11より前段では、AGCアンプc4と、AGC検波器c9と、AGC制御部c20とから構成されるAGCループにおいて、I側チャネルフィルタ10及びQ側チャネルフィルタ11により目的帯域外の信号を抑圧する前の全体の信号レベルを検出する。

[0077]

この時、AGC応答制御部26では、そのレベルが所定の値以上となっている

時のみに、AGCアンプc4を、I側チャネルフィルタ10及びQ側チャネルフィルタ11の帯域内だけでなく、装置に入力される全体の信号レベルを考慮して制御するように、目的帯域外の信号を抑圧する前の全体の信号レベルが所定の値より大きい場合、AGC制御部c20の出力する制御電圧によりAGCアンプc4を制御する。一方、目的帯域外の信号を抑圧する前の全体の信号レベルが所定の値以下の場合、AGC制御部b25の出力する制御電圧によりAGCアンプc4を制御する。

[0078]

具体的には、AGC応答制御部26において、「V2_I端子」に入力されたAGC制御部b25の出力する制御電圧と、「V3_I端子」に入力されたAGC制御部c20の出力する制御電圧とのレベルの比較を行い、AGC制御部c20の出力する制御電圧(「V3_I端子」信号)が、AGC制御部b25の出力する制御電圧(「V2_I端子」信号)以下の場合、AGC制御部c20の出力する制御電圧(「V3_I端子」信号)によりAGCアンプc4を制御する。

[0079]

一方、AGC制御部 c 2 0 の出力する制御電圧(「V 3 __ I 端子」信号)が、AGC制御部 b 2 5 の出力する制御電圧(「V 2 __ I 端子」信号)より大きい場合、AGC制御部 b 2 5 の出力する制御電圧(「V 2 __ I 端子」信号)によりAGCアンプ c 4 を制御する。

すなわち、AGCアンプ c 4 の利得が低くなる方の制御信号を選択してAGCアンプ c 4 へ出力する

[0080]

これにより、I側チャネルフィルタ10及びQ側チャネルフィルタ11の帯域内の信号レベルが、装置に入力されるフィルタ帯域外の信号レベルより小さい時に、フィルタ帯域外の信号も含めた総信号レベルに追従するAGC制御部c20の出力した制御電圧によりAGCアンプc4を制御することで、AGC制御部b25の出力する制御電圧がI側チャネルフィルタ10及びQ側チャネルフィルタ11の帯域内の信号レベルを所定のレベルに上げるべくAGCアンプc4の利得を上げようとする働きを抑制して、フィルタ帯域外の信号を含めた総信号レベル

を所定の値内に制限することができる。

[0081]

従って、I側チャネルフィルタ10及びQ側チャネルフィルタ11の前段においてフィルタ帯域外の信号が原因で発生する、AGCアンプでの信号の飽和やAGCアンプの非直線領域の特性による歪みを抑制することができる。なお、AGC制御部c20の出力する制御電圧によりAGCアンプc4の利得を抑制した場合に、フィルタ帯域外の信号も含めた信号レベルによりAGCループが動作するため、目的信号のレベルは本来の信号レベルより低下するが、目的信号のレベルは、I側チャネルフィルタ10及びQ側チャネルフィルタ11の後段に配置されたI側AGCアンプa12とQ側AGCアンプa13の利得制御により補償され、目的の信号レベルとして出力される。

[0082]

(AGC制御部応答速度の変更)

また、I側AGCアンプa12とQ側AGCアンプa13、及びAGC検波器a14、更にはAGC制御部a23とから構成される高速な応答を行うAGCループでは、AGCアンプc4の出力信号に対する高速な追従が不要となる場合、I側AGCアンプb15とQ側AGCアンプb16、及びAGC検波器b17、更にはAGC制御部b25とから構成される低速な応答を行うと共に低歪みなAGCループの制御情報を複写して、その応答特性を低速なものにすることにより、信号を更に低歪み化できる。

[0083]

具体的には、AGC応答制御部26において、以下の3条件を満たす場合(AND条件)、「Reg_Ld端子」に「1」が出力され、AGC制御部b25の制御信号が、AGC制御部b25の「Reg_Out端子」から、AGC制御部a23の「Reg_In端子」へ入力され、AGC制御部a23では、この信号を「Out端子」へ出力する。

[0084]

条件1)

フィルタ帯域外に強い信号が存在し、AGC制御部c20の出力する制御電圧

(「V3_I端子」信号)がAGC制御部b25の出力する制御電圧(「V2_I端子」信号)より小さい場合でも、少なくとも「Va_O端子」から出力される信号の変化の度合が、基準値「Va Delta Ref.」より小さい場合。

または、フィルタ帯域外に強い信号が存在せず、AGC制御部 b 2 5 の出力する制御電圧(「V 2 __ I 端子」信号)がAGC制御部 c 2 0 の出力する制御電圧(「V 3 __ I 端子」信号)より小さい場合。

[0085]

条件2)

フィルタ内の信号変動が小さく、AGC制御部 a 2 3 の出力する制御電圧(「V1_I端子」信号)とAGC制御部 b 2 5 の出力する制御電圧(「V2_I端子」信号)との差分が、V1 V 2 差分値レジスタ 3 1 5 の出力する基準値「V1 V2 Diff Ref.」以下の場合。

[0086]

条件3)

[0087]

(基準値の変更による利得配分制御)

また、自動利得制御装置の後段に接続された信号復調部より、受信信号の品質情報を取得することができる場合、歪みの発生とSNR(Signal to Noise Ratio)の劣化による受信性能の劣化を最小にするべく、上述の減算器19において、AGC検波器c9の出力信号から減算される基準値レジスタ18の出力する基準値「Ref3」を、取得された品質情報により更新し、I側チャネルフィルタ10及びQ側チャネルフィルタ11の前後のAGCアンプに対するレベル配分を制御するようにしても良い。

[0088]

具体的には、各基準値レジスタに保持される基準値や各AGC制御部の応答特性を決定する内部レジスタの値を更新したり、ファンクションブロック27を制御したりする制御部(図示せず)において、まず、受信信号の品質情報の一例として、受信信号のBER(Bit Error Rate)とSNR、及びコンスタレーションを取得し、それぞれの平均値を求める。

[0089]

この時、BERの平均値が基準値「Ref4」以下でBERが悪く、SNRが 基準値「Ref5」以下でSNRが悪い場合は、BERの低下はSNRの不足に よるものと判断して、AGCアンプc4の出力信号レベルを最大限許容できると ころまで大きくするべく、基準値「Ref3」を変更する。

[0090]

具体的には、AGC制御部 c 2 0 の出力する制御電圧(「V 3 __ I 端子」信号)がAGC制御部 a 2 3 の出力する制御電圧(「V 1 __ I 端子」信号)以下で、かつAGC制御部 a 2 3 の出力する制御電圧(「V 1 __ I 端子」信号)、またはAGC応答制御部 2 6 で算出されたRSSI信号が基準値「Ref6」以上の場合、AGCアンプ c 4 の出力信号レベルが上がるように、基準値「Ref3」を高く設定する。

[0091]

一方、BERの平均値が基準値「Ref4」以下でBERが悪く、更にコンスタレーションも基準値「Ref7」より大きく歪みが大きい場合において、SNRが「Ref5」より良い時には、AGCアンプc4、またはAD変換器5において歪みが発生しているものと判断して、AGCアンプc4の出力信号レベルを最大限許容できるところまで小さくするべく、基準値「Ref3」を変更する。

[0092]

具体的には、AGC制御部 c 2 0 の出力する制御電圧(「V 3 __ I 端子」信号)がAGC制御部 a 2 3 の出力する制御電圧(「V 1 __ I 端子」信号)以下で、かつAGC制御部 a 2 3 の出力する制御電圧(「V 1 __ I 端子」信号)、またはAGC応答制御部 2 6 で算出されたRSSI信号が基準値「Ref6」未満の場合、AGCアンプ c 4 の出力信号レベルが下がるように、基準値「Ref3」を

低く設定する。

これにより、近接する帯域外信号のPAR (Peak to Average Ratio) やフェージングによる受信状態の変動に適切に対応して、I側チャネルフィルタ10及びQ側チャネルフィルタ11の前後の利得配分を制御し、歪みの発生とSNR劣化による受信性能の劣化を最小限に抑制して限られたダイナミックレンジを有効に活用することができる。

(ファンクションブロックによる利得配分変更方法)

一方、ファンクションブロック27において、本実施の形態の自動利得装置に入力される信号の、I側チャネルフィルタ10及びQ側チャネルフィルタ11の帯域内信号レベルと帯域外信号レベルとの比に応じて関数FN(x)を変更することにより、I側チャネルフィルタ10及びQ側チャネルフィルタ11の前後のAGCアンプに対するレベル配分を制御することもできる。

具体的には、例えば関数FN(x)が単純な利得の場合と多項式の場合とがあり、まず最初に、関数FN(x)が単純な利得の場合について説明する。

関数FN(x)が単純な利得の場合、関数FN(x)は、下記(2)式か(3))式で表される関数とする。

 $Y = a x \cdot \cdot \cdot (2)$

[0097]

但し、(2)式においてaは「1 以上の数とする。または、

[0098]

 $Y = x + a \qquad \cdot \cdot \cdot (3)$

[0099]

但し、(3)式においてaは「-1」より大きく、かつ「1」より小さい数とする。

[0100]

この時、各基準値レジスタに保持される基準値や各AGC制御部の応答特性を決定する内部レジスタの値を更新したり、ファンクションブロック27を制御する制御部(図示せず)において、AGC制御部c20の出力する制御電圧(「V1_I端子3_I端子」信号)がAGC制御部a23の出力する制御電圧(「V1_I端子」信号)以下で、かつAGC制御部a23の出力する制御電圧(「V1_I端子」信号)、またはAGC応答制御部26で算出されたRSSI信号が基準値「Ref6」未満の状態が連続する場合、この状態が発生する回数をカウントし、所定時間あたりのカウント数が所定回数を超えたら上述の関数FN(x)の係数aを小さくする。

$[0\ 1\ 0\ 1]$

一方、AGC制御部 c 2 0 の出力する制御電圧(「V 3 __ I 端子」信号)がAGC制御部 a 2 3 の出力する制御電圧(「V 1 __ I 端子」信号)以下で、かつAGC制御部 a 2 3 の出力する制御電圧(「V 1 __ I 端子」信号)、またはAGC応答制御部 2 6 で算出されたRSSI信号が基準値「Ref6」以上の状態が連続する場合、この状態が発生する回数をカウントし、所定時間あたりのカウント数が所定回数を超えたら上述の関数FN(x)の係数 aを大きくする。

[0102]

また、関数FN(x)が多項式の場合、関数FN(x)は、下記(4)式で表される関数とする。

[0103]

 $Y = a \ 0 + a \ 1 \ x + a \ 2 \ x^{2} + a \ 3 \ x^{3}$. . . (4)

$[0\ 1\ 0\ 4]$

但し、(4)式において a 0 から a 3 の各係数は、下記表 1 で示されるインデックス番号で指定されるものとする。また、図 8 に、各インデックス番号で異なる関数 F N (x) の特性を示す。

[0105]

【表1】

係数	Index 番号			
	1	2	3	4
а0	-0.0094	0.0	0.0140	-0.0048
a1	0.4129	1.0	0.8654	1.4620
a2	2.4606	0.0	1.4423	0.3884
a3	-1.8632	0.0	-1.3112	-0.8557

[0106]

この時、各基準値レジスタに保持される基準値や、各AGC制御部の応答特性を決定する内部レジスタの値を更新すると共に、ファンクションブロック27を制御する制御部(図示せず)において、AGC制御部 c 2 0 の出力する制御電圧(「V3_I端子」信号)がAGC制御部 a 2 3 の出力する制御電圧(「V1_I端子」信号)以下で、かつAGC制御部 a 2 3 の出力する制御電圧(「V1_I端子」信号)、またはAGC応答制御部 2 6 で算出されたRSSI信号が基準値「Ref6」未満の状態が連続する場合、この状態が発生する回数をカウントし、所定時間あたりのカウント数が所定回数を超えたら上述の関数FN(x)の係数を決定するインデックス番号を小さくする。

[0107]

一方、AGC制御部 c 2 0 の出力する制御電圧(「V 3 __ I 端子」信号)がAGC制御部 a 2 3 の出力する制御電圧(「V 1 __ I 端子」信号)以下で、かつAGC制御部 a 2 3 の出力する制御電圧(「V 1 __ I 端子」信号)、またはAGC応答制御部 2 6 で算出されたRSSI信号が基準値「Ref6」以上の状態が連続する場合、この状態が発生する回数をカウントし、所定時間あたりのカウント数が所定回数を超えたら上述の関数FN(x)の係数を決定するインデックス番号を大きくする。

[0108]

これにより、入力が低い時にはI側チャネルフィルタ10及びQ側チャネルフィルタ11の前段側のAGCアンプの利得を高く設定することでSNRが良くな

り、入力が高い時にはI側チャネルフィルタ10及びQ側チャネルフィルタ11の前段側のAGCアンプの利得を低く設定することでAGCアンプで発生する歪に強くなる。また、SNRや歪みが問題となる領域において、I側チャネルフィルタ10及びQ側チャネルフィルタ11の前段側のAGCアンプの利得特性を緩やかにすることで、応答特性を遅くし、AGCループの再変調歪みを低減することができる。

[0109]

(RSSIの算出)

また、AGCアンプ c 4 に対する制御が、AGC制御部 b 2 5 の出力する制御電圧により行われている時には、AGC制御部 a 2 3 またはAGC制御部 b 2 5 の出力する制御電圧により、チャネルフィルタ帯域内の目的信号レベルを知ることができる。一方、AGCアンプ c 4 に対する制御が、AGC制御部 c 2 0 の出力する制御電圧により行われている時には、チャネルフィルタ帯域外の目的外信号のレベル分だけAGCアンプ c 4 の利得が下がる。従って、装置の出力において目的信号のレベルを所定の値とするために、AGC制御部 a 2 3 は I 側 AGCアンプ a 1 2、Q側AGCアンプ a 1 3 の利得を上げるように動作する。

[0110]

そのため、AGC制御部a23またはAGC制御部b25の出力する制御電圧により、チャネルフィルタ帯域内の目的信号レベルを知ることができなくなる。このような時は、AGC制御部a23またはAGC制御部b25の出力する制御電圧とAGC制御部c20の出力する制御電圧とに基づいて、AGCアンプc4の利得の変化量を補正することにより、目的とする帯域内の信号レベルが得られる。

$[0\ 1\ 1\ 1]$

具体的には、AGC応答制御部26において、AGC制御部c20が生成する制御信号を制御電圧V3、AGC制御部b25が生成する制御信号を制御電圧V1とすると共に、制御電圧V1に対する全体の利得特性をG(V1)、制御電圧V1に対するI側チャネルフィルタ10とQ側チャネルフィルタ11より前段の回路の利得特性をG3(V1)とする場合、制御電圧V3が制御電圧V1以上で

ある時には、制御電圧V1をチャネルフィルタの帯域内の信号強度とし、制御電 EV3が制御電圧V1未満である時には、下記(5)式で示される計算値Vをチャネルフィルタの帯域内の信号強度として算出し、RSSI端子から出力する。

$$V = V 1 + (G 3 (V 1) / G (V 1)) (V 1 - V 3) \cdot \cdot \cdot (5)$$

[0113]

以上説明したように、第1の実施の形態の自動利得制御装置は、I側チャネルフィルタ10及びQ側チャネルフィルタ11の前段にAGCアンプc4を設けると共に、I側チャネルフィルタ10及びQ側チャネルフィルタ11の後段に、I側AGCアンプa12及びQ側AGCアンプa13と、I側AGCアンプb15及びQ側AGCアンプb16とを設ける。

[0114]

また、I側チャネルフィルタ10及びQ側チャネルフィルタ11の前段において、AGCアンプc4の出力信号をAGC検波器c9により検波すると共に、I側チャネルフィルタ10及びQ側チャネルフィルタ11の後段では、I側AGCアンプa12及びQ側AGCアンプa13の出力信号をAGC検波器a14により検波し、I側AGCアンプb15及びQ側AGCアンプb16の出力信号をAGC検波器b17により検波する。

$[0\ 1\ 1\ 5]$

そして、I側チャネルフィルタ10及びQ側チャネルフィルタ11の帯域外信号が強い場合には、AGC検波器c9で検波した信号を用いたAGC制御部c20の制御信号によりAGCアンプc4の利得制御を行い、I側チャネルフィルタ10及びQ側チャネルフィルタ11の帯域外信号が弱い場合には、AGC検波器b17で検波した信号を用いたAGC制御部b25によりAGCアンプc4の利得制御を行う。

[0116]

また、自動利得制御装置の出力には、AGC制御部b25より応答速度が速い AGC制御部a23を用いて制御されたI側AGCアンプa12及びQ側AGCアンプa13の出力信号を出力する。なお、AGCアンプc4の出力信号のレベ ル変動が安定している場合、AGC制御部 a 23の制御信号をAGC制御部 b 2 5と同じにする。

[0117]

従って、第1の実施の形態の自動利得制御装置は、目的の信号を抽出するチャネルフィルタの帯域外の信号の変動に対応した適切な自動利得制御を実行し、限られたダイナミックレンジを有効に利用することができ、チャネルフィルタより前段での信号の飽和を防止することができるという効果が得られる。また、チャネルフィルタより前段での信号の変動が少ない時は、チャネルフィルタより後段のAGCアンプの応答速度を遅くすることで、速いAGC応答により目的の信号に歪みが発生することを抑制することができるという効果が得られる。

[0118]

[第2の実施の形態]

次に、本発明の第2の実施の形態における自動利得制御装置について説明する

(全体構成)

図9は、本実施の形態の自動利得制御装置を備えた無線機の構成を示すブロック図である。本実施の形態の自動利得制御装置が、第1の実施の形態の自動利得制御装置が、目的の信号制御装置と異なる部分は、第1の実施の形態の自動利得制御装置が、目的の信号を抽出するチャネルフィルタの前段において受信した信号の直交検波を行っていたのに対し、本実施の形態の自動利得制御装置は、チャネルフィルタ及び該チャネルフィルタより後段に配置されるAGCアンプより更に後段において、受信した信号の直交検波を行うことと、AGC検波を実信号の絶対値で行うことである

$[0\ 1\ 1\ 9\]$

従って、ここでは第1の実施の形態の自動利得制御装置と、第2の実施の形態の自動利得制御装置との違いについてのみ説明する。また、図9において、図1に示す第1の実施の形態の自動利得制御装置を構成する構成要素と同じ符号を付与した構成要素は、第1の実施の形態の自動利得制御装置を構成する構成要素と同じ動作をする構成要素であるので、ここでは説明を省略する。

[0120]

なお、本実施の形態の自動利得制御装置は、受信した信号のIF周波数がAD変換器5のサンプリング周波数Fsの1/2より離れている場合、信号の1周期あたりのサンプルポイントが密になるので、信号とサンプルポイントとの位相条件によるレベル検出誤差が少ないという特性を持つ。

[0121]

具体的には、図9において、RF/IF端子からミキサ1に入力された信号は、ミキサ1において、局部発振器2が出力する第1の周波数のローカル信号を利用して、低い周波数の信号(後述するAD変換器5の入力IF周波数)に変換され、更にバンドパスフィルタ3を用いて、ミキサ1が出力する信号から所定の周波数帯域の信号が抽出される。

[0122]

また、AGCアンプ c 4 は、バンドパスフィルタ 3 の出力信号を一定レベルの信号に変換するための可変利得増幅器であって、AGCアンプ c 4 により一定レベルの信号に変換された所定の周波数帯域の信号は、AD変換器 5 へ入力され、AD変換器 5 により量子化されたディジタル信号となる。

[0123]

次に、量子化されたIF周波数の信号は、AGC検波器c30へ入力されると共に、チャネルフィルタ31において帯域制限されることにより、目的の帯域の帯域信号に変換され、AGCアンプa32へ入力される。AGC検波器c30では、AGCアンプc4の利得を制御する信号を生成するために、入力されたIF周波数の信号の絶対値を算出し、これを積分することにより、AD変換器5の出力信号の変動を検出する。

[0124]

一方、AGCアンプa32は、チャネルフィルタ31の出力信号を一定レベルの信号に変換するための可変利得増幅器であって、AGCアンプa32により一定レベルの信号に変換された目的の帯域の帯域信号は、I側ミキサ36及びQ側ミキサ37において、ディジタル局部発振器38が出力する第2の周波数のローカル信号(I側:cos波、Q側:-sin波)により直交検波が行われ、I軸

信号とQ軸信号とにより表されるベースバンド周波数の複素数信号へ変換される。そして、ベースバンド周波数の複素信号(BB.I、BB.Q)として本無線機から出力される。

[0125]

また、AGCアンプa32により一定レベルの信号に変換された目的の帯域の帯域信号は、AGC検波器a33へも入力され、AGC検波器a33では、AGCアンプa32の利得を制御する信号を生成するために、入力された目的の帯域の帯域信号の絶対値を算出し、これを積分することにより、AGCアンプa32の出力信号の変動を検出する。

[0126]

また、同様に、チャネルフィルタ31により帯域制限され、目的の帯域の帯域 信号に変換された信号は、AGCアンプb34へ入力される。ここで、AGCアンプb34も、チャネルフィルタ31の出力信号を一定レベルの信号に変換する ための可変利得増幅器であって、AGCアンプb34により一定レベルの信号に変換された目的の帯域の帯域信号は、AGC検波器b35へ入力される。

$[0 \ 1 \ 2 \ 7]$

そして、AGC検波器b35では、AGCアンプb34の利得を制御する信号を生成するために、入力された目的の帯域の帯域信号の絶対値を算出し、これを積分することにより、AGCアンプb34の出力信号の変動を検出する。

なお、AGC検波器 c 3 0、AGC検波器 a 3 3、AGC検波器 b 3 5 の詳細については後述する。

[0128]

一方、各AGCアンプの利得を制御する信号を生成するために、AGC検波器 c 3 0、AGC検波器 a 3 3、AGC検波器 b 3 5の出力信号は、それぞれの基準値と比較されて、各AGCアンプの利得を制御する信号を生成するAGC制御部に入力される。具体的には、AGC検波器 c 3 0 の出力信号は、減算器 1 9 において、基準値レジスタ 1 8 の出力する基準値「R e f 3」が減算され、AGC制御部 c 2 0 の「I n 端子」へ入力される。

[0129]

また、AGC検波器 a 3 3 の出力信号は、減算器 2 2 において、基準値レジスタ 2 1 の出力する基準値「Ref1」が減算され、AGC制御部 a 2 3 の「I n 端子」へ入力される。更に、AGC検波器 b 3 5 の出力信号は、減算器 2 4 において、基準値レジスタ 2 1 の出力する基準値「Ref1」が減算され、応答特性がAGC制御部 a 2 3 の応答特性より低速に設定されたAGC制御部 b 2 5 の「I n 端子」へ入力される。

なお、その他の接続は第1の実施の形態の自動利得制御装置と同一なので、説明は省略する。

[0130]

(AGC検波器)

次に、本実施の形態による自動利得制御装置のAGC検波器c30、AGC検波器a33、AGC検波器b35の詳細について、図面を参照して説明する。なお、AGC検波器c30、AGC検波器a33、AGC検波器b35は同一の構成を備えており、図10に、本実施の形態による自動利得制御装置のAGC検波器(実入力)の構成を示す。

[0131]

図10において、「In端子」から入力された信号は、絶対値算出器401において、絶対値が算出れる。絶対値算出器401の出力信号は、比較器402に入力されると共に、乗算器403aと、加算器403bと、遅延器403cと、乗算器403dと、係数計算器403eとから構成される積分器403へ入力される。

0 1 3 2

ここで、積分器403は、比較器402の出力信号によって切り換え制御されるスイッチ404により選択された、アタック係数レジスタ405の出力するアタック係数と、リリース係数レジスタ406の出力するリリース係数(但し、アタック係数の数値は、リリース係数の数値より大きい)のいずれかに基づき、絶対値算出器401の出力信号を積分する積分器である。具体的には、積分器403に入力された絶対値算出器401の出力信号は、乗算器403aにおいて、積分器の分子側係数として積分器403に入力されたアタック係数とリリース係数

のいずれかと乗算される。

[0133]

また、積分器403に入力されたアタック係数またはリリース係数は、係数計算器403eにより分母側係数が算出される。また、係数計算器403eの出力信号は、乗算器403dにおいて積分器403の出力信号と乗算され、加算器403bにおいて、乗算器403aの出力信号と加算される。また、加算器403bの出力信号は、遅延器403cを経て積分器403の出力信号、すなわちAGC検波器の出力信号として「Out端子」から出力される。

[0134]

なお、比較器 4 0 2 は、絶対値算出器 4 0 1 の出力信号と乗算器 4 0 3 d の出力信号を比較し、絶対値算出器 4 0 1 の出力信号が乗算器 4 0 3 d の出力より小さい時には、スイッチ 4 0 4 においてリリース係数を選択して積分時定数を大きくし、逆の場合はアタック係数を選択して積分時定数を小さくする。従って、積分器 4 0 3 の出力信号は、入力信号の実効値とせん頭値の間の値となる。また、アタック係数の数値は、リリース係数の数値より大きいという関係にあり、この比が大きい程せん頭値に近い値となる。

[0135]

なお、直交検波器は、アナログミキサを用いて、受信信号のエンベロープを抽 出するようにしても良い。

また、AGC検波器c30はダイオードによる整流を行うことで受信信号レベルを検出するようにしても良い。

[0136]

以上説明したように、第2の実施の形態の自動利得制御装置は、チャネルフィルタ及び該チャネルフィルタより後段に配置されるAGCアンプより更に後段において、受信した信号の直交検波を行う構成とした。従って、AGC検波器c30が信号の絶対値を計算するのみで信号のエンベロープを得ることができ、少ない演算量で、目的の信号を抽出するチャネルフィルタの帯域外の信号の変動に対応した適切な自動利得制御をより正確に実行し、限られたダイナミックレンジを有効に利用することができるという効果が得られる。なお、AGC検波器c30

におけるレベル変動を抑えるためには、サンプリング周波数と信号周波数との比 を大きく取る必要がある。

[0137]

具体的には、図11に各部の応答波形例を示す。なお、図11(a)はチャネルフィルタ31の帯域外信号、図11(b)はチャネルフィルタ31の帯域内信号、図11(d)は自動利得制御装置出力信号、図11(c)はAGC応答制御部26の「Va_O端子」出力信号、図11(f)はAGC制御部c20の「Out端子」出力信号、図11(g)はAGC応答制御部26の「Csa端子」出力信号(ここで、AGC応答制御部26の「Csa端子」とは、図4において、スイッチ302及びOR回路310へ接続された、比較器301の出力端子とする)、図11(h)はAGC制御部b25の「Out端子」出力信号、図11(ⅰ)はAGC制御部a23の「Out端子」出力信号、図11(ⅰ)はAGC制御部a23の「Out端子」出力信号、図11(k)はAGC応答制御部26の「Reg_Ld端子」出力信号、図11(k)はAGC応答制御部26の「RSSI端子」出力信号を、それぞれ示す。

[0138]

図11に示すように、時刻 t 1において、チャネルフィルタ31の帯域内信号が入力されると、AGC制御部b25の応答特性がAGC制御部c20の応答特性より遅いため、AGC応答制御部26の「Csa端子」出力信号により、一度はAGC制御部c20の「Out端子」出力信号がAGC応答制御部26の「Va_O端子」から出力されるが、チャネルフィルタ31の帯域外信号が入力されていないので、AGC制御部b25がAGC制御部c20の応答に追従する時刻t2において、すぐにAGC制御部b25の「Out端子」出力信号がAGC応答制御部26の「Va_O端子」から出力されるようになる。

[0139]

一方、AD変換器5の出力信号が安定してくると、時刻t3において、AGC 応答制御部26の「C1_O端子」出力により、AGC制御部b25の制御情報がAGC制御部a23へ複写され、AGC制御部b25の「Out端子」出力信号と、AGC制御部a23の「Out端子」出力信号とが同一の応答特性を示す

ようになる。そして、時刻 t 4 では、チャネルフィルタ 3 1 の帯域内信号が停止 するのに伴い、AGCアンプ a 3 2 の利得を急速に上げるため、AGC制御部 a 2 3 はAGC制御部 b 2 5 と独立して動作するようになる。

[0140]

また、時刻 t 5では、チャネルフィルタ 3 1 の帯域外信号が入力されるのに伴い、AGC応答制御部 2 6 の「C s a 端子」出力信号により、AGC制御部 c 2 0 の「O u t 端子」出力信号がAGC応答制御部 2 6 の「V a O端子」から出力されるようになる。この時、自動利得制御装置の出力信号には、チャネルフィルタ 3 1 の帯域内信号が停止しているにもかかわらず、チャネルフィルタ 3 1 の帯域外信号によるチャネルフィルタ 3 1 でのリンギングが出力されている。これは、チャネル帯域内の弱い信号を所定のレベルにするべく、AGCアンプ a 3 2 の利得が非常に高速な応答により高い利得となり、チャネルフィルタ 3 1 でのリンギングが観測可能な振幅レベルとなっているためである。

$[0 \ 1 \ 4 \ 1]$

更に、時刻 t 6では、チャネルフィルタ31の帯域内信号が入力されても、先に帯域内信号より強いレベルのチャネルフィルタ31の帯域外信号が入力されているので、AGC応答制御部26の「Csa端子」出力信号に変化はないが、この時、自動利得制御装置の出力信号には、チャネルフィルタ31の帯域内信号が出力されるようになる。また、チャネルフィルタ31の帯域外信号が入力されていても、AD変換器5の出力信号が安定してくると、時刻 t 7において、AGC 応答制御部26の「Reg_Ld端子」出力により、AGC制御部b25の制御情報がAGC制御部a23へ複写され、AGC制御部b25の「Out端子」出力信号と、AGC制御部a23の「Out端子」出力信号とが同一の応答特性を示すようになる。

$[0\ 1\ 4\ 2]$

そして、時刻 t 8では、チャネルフィルタ 3 1 の帯域内信号が停止するのに伴い、AGCアンプ a 3 2 の利得を急速に上げるため、AGC制御部 a 2 3 はAGC制御部 b 2 5 と独立して動作するようになる。また、自動利得制御装置の出力信号には、チャネルフィルタ 3 1 の帯域内信号が停止しているにもかかわらず、

チャネルフィルタ31の帯域外信号によるチャネルフィルタ31でのリンギングが出力される。これは、チャネル帯域内の弱い信号を所定のレベルにするべく、AGCアンプa32の利得が非常に高速な応答により高い利得となり、チャネルフィルタ31でのリンギングが観測可能な振幅レベルとなっているためである。

[0143]

[第3の実施の形態]

次に、本発明の第3の実施の形態における自動利得制御装置について説明する

(全体構成)

図12は、本実施の形態の自動利得制御装置を備えた無線機の構成を示すブロック図である。本実施の形態の自動利得制御装置が、第2の実施の形態の自動利得制御装置が、目的の信得制御装置と異なる部分は、第2の実施の形態の自動利得制御装置が、目的の信号を抽出するチャネルフィルタの前段におけるAGCアンプが、ミキサの後のIF周波数帯域において利得制御を行っていたのに対し、本実施の形態の自動利得制御装置は、ミキサの前のRF/IF周波数帯域において利得制御を行うことである。

[0144]

従って、ここでは第2の実施の形態の自動利得制御装置と、第3の実施の形態の自動利得制御装置との違いについてのみ説明する。また、図12において、図9に示す第2の実施の形態の自動利得制御装置を構成する構成要素と同じ符号を付与した構成要素は、第2の実施の形態の自動利得制御装置を構成する構成要素と同じ動作をする構成要素であるので、ここでは説明を省略する。

[0145]

具体的には、図12において、RF/IF端子から入力された信号は、DA変換器28の出力信号により利得が制御されるAGCアンプc39へ入力される。AGCアンプc39は、ミキサ1への入力信号レベルを一定範囲にするための可変利得増幅器であって、AGCアンプc39により一定範囲のレベルの信号に変換された入力信号は、ミキサ1に入力され、ミキサ1において、局部発振器2が出力する第1の周波数のローカル信号を利用して、低い周波数の信号(後段のA

D変換器5の入力IF周波数) に変換され、更にバンドパスフィルタ3を用いて、ミキサ1が出力する信号から所定の周波数帯域の信号が抽出される。

[0146]

なお、AGCアンプc39は、例えばピンダイオードに加える電圧を制御する ことにより、ピンダイオードの減衰量を変更することで実現することができる。

[0147]

一方、AGCアンプc39により一定範囲のレベルの信号に変換された入力信号は、AGC検波器c40へ入力される。AGC検波器c40では、AGCアンプc39の利得を制御する信号を生成するために、AGCアンプc39の出力信号をダイオードで整流することにより、AGCアンプc39の出力信号の変動を検出する。また、AGCアンプc39の利得を制御する信号を生成するために、AGC検波器c40の出力信号は、AD変換器41において量子化されディジタル信号化されてから、減算器19において、基準値レジスタ18の出力する基準値「Ref3」が減算され、AGC制御部c20の「In端子」へ入力される。

なお、その他の接続は第2の実施の形態の自動利得制御装置と同一なので、説明は省略する。

[0148]

以上説明したように、第3の実施の形態の自動利得制御装置は、目的の信号を抽出するチャネルフィルタの前段における利得制御を、RF周波数帯域において行う構成とした。従って、第1の実施の形態の自動利得制御装置と同様に、目的の信号を抽出するチャネルフィルタの帯域外の信号の変動に対応した適切な自動利得制御を実行し、限られたダイナミックレンジを有効に利用することができ、チャネルフィルタより前段での信号の飽和を防止することができるという効果が得られると共に、特にRF周波数での歪みの発生を抑制することができるという効果が得られる。また、IF周波数をAD変換しない受信機においてもチャネルフィルタより前段における歪みを低減するのに有効である。

[0149]

[第4の実施の形態]

次に、本発明の第4の実施の形態における自動利得制御装置について説明する

(全体構成)

図13は、本実施の形態の自動利得制御装置を備えた無線機の構成を示すブロック図である。本実施の形態の自動利得制御装置が、第1の実施の形態の自動利得制御装置が、I側チャネルフィルタ10及びQ側チャネルフィルタ11より後段において、I側AGCアンプa12とQ側AGCアンプa13、及びAGC検波器a14、更にはAGC制御部a23とから構成される高速な応答を行うAGCループと、I側AGCアンプb15とQ側AGCアンプb16、及びAGC検波器b17、更にはAGC制御部b25とから構成される低速な応答を行うと共に低歪みなAGCループとを構成し、自動利得制御装置の出力信号は、高速なAGCループより取り出しているのに対して、本実施の形態の自動利得制御装置は、I側AGCアンプb15とQ側AGCアンプb16、及びAGC検波器b17、更にはAGC制御部b25とから構成されるAGCループを省略したことである。

[0150]

具体的には、第1の実施の形態において図1を用いて説明した自動利得制御装置の構成から、I側AGCアンプb15とQ側AGCアンプb16、及びAGC検波器b17、更にはAGC制御部b25とを削除すると共に、AGC制御部a23の出力信号を、AGC応答制御部26の「V1__I端子」ではなく「V2__I端子」へ入力する。更に、AGC制御部a23の応答特性の時定数は、第1の実施の形態における自動利得制御装置のAGC制御部b25の応答特性と同一とする。

[0151]

以上説明したように、第4の実施の形態の自動利得制御装置は、第1の実施の 形態の自動利得制御装置から、I側AGCアンプb15とQ側AGCアンプb1 6、及びAGC検波器b17、更にはAGC制御部b25とから構成されるAG Cループを省略する構成とした。従って、目的の信号を抽出するチャネルフィル タより後段における信号処理の処理量を必要最低限なものに抑えつつ、第1の実 施の形態の自動利得制御装置と同様に、目的の信号を抽出するチャネルフィルタ の帯域外の信号の変動に対応した適切な自動利得制御を実行し、限られたダイナミックレンジを有効に利用することができ、チャネルフィルタより前段での信号の飽和を防止することができるという効果が得られる。

[0152]

[第5の実施の形態]

次に、上述の第1から第4の実施の形態の自動利得制御装置におけるAGCアンプの特性を、図14及び図15に示すような特性とした場合について説明する。図14は、チャネルフィルタより後段に配置されるAGCアンプの制御電圧対利得特性を示したグラフであって、AGCアンプの特性は、制御電圧0.0以下で利得は-25[dB]一定とされ、また制御電圧0.5以上で利得は25[dB]一定とされる。また制御電圧0.0以上0.5以下では、制御電圧が0.1増加すると利得が10[dB]増加すると共に、制御電圧0.25の時利得が0[dB]となる特性を持つ。

[0153]

一方、図15は、チャネルフィルタより前段に配置されるAGCアンプの制御電圧対利得特性を示したグラフであって、AGCアンプの特性は、制御電圧0.5以下で利得は-35 [dB] 一定とされ、また制御電圧1.0以上で利得は15 [dB] 一定とされる。また制御電圧0.5以上1.0以下では、制御電圧が0.1増加すると利得が10 [dB] 増加すると共に、制御電圧0.85の時利得が0 [dB] となる特性を持つ。

$[0\ 1\ 5\ 4]$

上述の第1から第4の実施の形態におけるAGCアンプの特性を、図14及び図15に示すような特性とした場合、小入力時に、目的の信号を抽出するチャネルフィルタの前段側のAGCアンプの利得を高く保つことで、NF(Noise Figure:雑音指数)低下によるSNRの悪化を防止することができる。しかし、目的の信号を抽出するチャネルフィルタの前段側のAGCアンプの利得を高く保つと、チャネルフィルタの帯域外信号による信号飽和が生じやすいという欠点がある。

[0155]

従って、上述のような応答特性のAGCアンプを上述の第1から第4の実施の 形態の自動利得制御装置に用いた場合、小入力時においては、チャネルフィルタ 前段のAGCアンプにおいて飽和が生じないように、チャネルフィルタ前段のA GCアンプの利得を調節するために、各AGCアンプに対するAGC制御部によ る制御電圧は 0.5以上にする。

[0156]

また、大入力時には、チャネルフィルタ前段のAGCアンプにおける利得は最小とし、チャネルフィルタ前段のAGCアンプにより下げられた信号のレベルを上げるため、チャネルフィルタ後段のAGCアンプによる利得制御を動作させるように、各AGCアンプに対するAGC制御部による制御電圧は0.5以下にする。

[0157]

第5の実施の形態の自動利得制御装置は、AGC制御部による制御電圧に対する不感領域が、目的の信号を抽出するチャネルフィルタの前段側、あるいは後段側に発生するため、応答特性が第1から第4の実施の形態の自動利得制御装置に対して低下する場合があるが、高いNFを維持しつつ、チャネルフィルタの前段側における信号の飽和を防止することができる。

[0158]

[第6の実施の形態]

なお、上述の第1から第4の実施の形態における自動利得制御装置において、AGC制御部a23、及びAGC制御部b25で入力信号と乗算されるアタック係数及びリバース係数を、アタック係数=リバース係数=0とし、自動利得制御装置の後段に接続された信号復調部より、受信信号の品質情報を取得することができる場合、歪みの発生とSNR(Signal to Noise Ratio)の劣化による受信性能の劣化を最小にするべく、上述の減算器22及び減算器24において、AGC検波器a14あるいはAGC検波器b17の出力信号から減算される基準値レジスタ21の出力する基準値「Ref1」を、取得された品質情報により更新し、各AGCアンプに対するレベル配分を制御するようにしても良い。

[0159]

第6の実施の形態の自動利得制御装置は、通信品質によってのみAGCアンプの利得を制御するようなAGC装置において、目的の信号を抽出するチャネルフィルタの帯域外の信号による、チャネルフィルタ前段での信号の飽和を防止することができる。

[0160]

【発明の効果】

以上の如く、本発明の自動利得制御装置によれば、目的の信号を抽出するためのフィルタの前段に第1の可変利得増幅手段を設けると共に、フィルタの後段に第2、第3の可変利得増幅手段を設け、第1の可変利得増幅手段を制御するための制御信号を、第1の制御信号生成手段が生成する制御信号と、第2の制御信号生成手段が生成する制御信号と、第2の制御信号と、第2の制御信号と、第2の制御信号と、第2の制御信号と、第2の制御信号と、第2の制御信号と、第2の制御信号と、第2の制御信号と、第2の制御信号と、第2の制御信号と、第2の制御を、フィルタの前段に配置された第1の可変利得増幅手段の制御を、フィルタへ入力信号の変化により制御するか、フィルタからの出力信号の変化により制御するかを選択し、フィルタの帯域外に存在する信号がフィルタの帯域内の信号の利得制御に与える影響を低減することができる。

$[0\ 1\ 6\ 1\]$

従って、目的の信号を抽出するためのフィルタの帯域外の信号の変動に対応した適切な自動利得制御を実行し、限られたダイナミックレンジを有効に利用することができ、フィルタより前段での信号の飽和を防止することができるという効果が得られる。

[0162]

また、フィルタの後段に第2及び第3の可変利得増幅手段を両方設け、第3の可変利得増幅手段の出力信号を自動利得制御装置の出力とすると共に、フィルタの前段に配置された第1の可変利得増幅手段の制御を、フィルタからの出力信号の変化により第2の制御信号生成手段を用いて制御する場合、第2の制御信号生成手段の制御情報を、第3の制御信号生成手段へ複写し、第3の可変利得増幅手段の利得制御も第2の制御信号生成手段の応答速度により制御を行うことで、必要のない時に、第3の制御信号生成手段の速すぎる応答速度により制御が行われて、装置の出力信号に歪みが発生することを防止できる。

[0163]

従って、チャネルフィルタより前段での信号の変動が少ない時は、チャネルフィルタより後段のAGCアンプの応答速度を遅くすることで、速いAGC応答により目的の信号に歪みが発生することを抑制することができるという効果が得られる。

$[0\ 1\ 6\ 4\]$

また、自動利得制御装置の後段に接続された信号復調部より受信信号の品質情報を取得し、前記第1の制御信号生成手段において入力された信号のレベルに基づいた制御信号を生成する際に、該入力された信号のレベルと比較される基準値を、該品質情報の良否に応じて変更する基準値変更手段を備えることで、フィルタの帯域外に存在する信号がフィルタの帯域内の信号の利得制御に与える影響と、フィルタの帯域内の信号が自身の利得制御に与える影響との両方の均衡を保つ制御を行うことができる。

[0165]

同様に、フィルタの帯域内信号レベルと帯域外信号レベルとの比較に基づいて、フィルタより前段の回路とフィルタより後段の回路との利得配分を調整するための利得配分調整手段を備えることで、フィルタの帯域内信号レベルと帯域外信号レベルとの比較に基づいて、フィルタ前後の利得配分を適切に決定することができる。

[0166]

従って、限られたダイナミックレンジを更に有効に利用し、NF(Noise Figure:雑音指数)低下による信号のSNRの悪化と、フィルタより前段での信号の飽和との両方のバランスを保ちつつ、最適な状態の信号を自動利得制御装置から出力することができるという効果が得られる。

$[0\ 1\ 6\ 7]$

また、各制御信号生成手段が生成する制御信号から、目的の信号のレベルを測定する信号強度算出手段を備えることで、各制御信号生成手段が生成する制御信号から、容易に目的の信号のレベルを測定することができる。

[0168]

従って、フィルタの帯域外、帯域内の信号の状態がどのような状態であっても、最適な状態の信号とそのレベルを自動利得制御装置から出力することができるという効果が得られる。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施の形態による自動利得制御装置を備えた無線機の構成を示すブロック図である。
- 【図2】 同実施の形態による自動利得制御装置のAGC検波器(複素入力)の構成を示すブロック図である。
- 【図3】 同実施の形態による自動利得制御装置のAGC制御部の構成を示すブロック図である。
- 【図4】 同実施の形態による自動利得制御装置のAGC応答制御部の構成を示すブロック図である。
- 【図 5 】 同実施の形態による自動利得制御装置のAGC応答制御部の構成を示すブロック図である。
- 【図6】 同実施の形態による自動利得制御装置のチャネルフィルタより後 段のAGCアンプにおける制御電圧対利得特性例を示したグラフである。
- 【図7】 同実施の形態による自動利得制御装置のチャネルフィルタより前段のAGCアンプにおける制御電圧対利得特性例を示したグラフである。
- 【図8】 同実施の形態による自動利得制御装置のファンクションブロック における関数FN(x)の特性の一例を示すグラフである。
- 【図9】 本発明の第2の実施の形態による自動利得制御装置を備えた無線 機の構成を示すブロック図である。
- 【図10】 同実施の形態による自動利得制御装置のAGC検波器(実入力) の構成を示すブロック図である。
- 【図11】 同実施の形態による自動利得制御装置の各部の応答波形を示す図である。
- 【図12】 本発明の第3の実施の形態による自動利得制御装置を備えた無線機の構成を示すブロック図である。
 - 【図13】 本発明の第4の実施の形態による自動利得制御装置を備えた無

線機の構成を示すブロック図である。

- 【図14】 本発明の第5の実施の形態による自動利得制御装置のチャネルフィルタより後段のAGCアンプにおける別の制御電圧対利得特性例を示したグラフである。
- 【図15】 本発明の第5の実施の形態による自動利得制御装置のチャネルフィルタより前段のAGCアンプにおける別の制御電圧対利得特性例を示したグラフである。


【符号の説明】

1・・・ミキサ、2・・・局部発振器、3・・・バンドパスフィルタ、4・・ ・AGCアンプc、5・・・AD変換器、6・・・I側ミキサ、7・・・Q側ミ キサ、8・・・ディジタル局部発振器、9・・・AGC検波器 c、10・・・I 側チャネルフィルタ、11・・・Q側チャネルフィルタ、12・・・I側AGC アンプa、13・・・Q側AGCアンプa、14・・・AGC検波器a、15・ ・・I側AGCアンプb、16・・・Q側AGCアンプb、17・・・AGC検 波器b、18・・・基準値レジスタ、19・・・減算器、20・・・AGC制御 部c、21・・・基準値レジスタ、22・・・減算器、23・・・AGC制御部 a、24・・・減算器、25・・・AGC制御部b、26・・・AGC応答制御 部、27・・・ファンクションブロック、28・・・DA変換器、30・・・A GC検波器c、31・・・チャネルフィルタ、32・・・AGCアンプa、33 ・・・AGC検波器a、34・・・AGCアンプb、35・・・AGC検波器b 、36・・・I側ミキサ、37・・・Q側ミキサ、38・・・ディジタル局部発 振器、39・・・AGCアンプc、40・・・AGC検波器c、41・・・AD 変換器、101・・・振幅算出器、102・・・比較器、103・・・積分器、 103a・・・乗算器、103b・・・加算器、103c・・・遅延器、103 d・・・乗算器、103e・・・係数計算器、104・・・スイッチ、105・ ・・アタック係数レジスタ、106・・・リリース係数レジスタ、201・・・ スイッチ、202・・・アタック係数レジスタ、203・・・リリース係数レジ スタ、204・・・乗算器、205・・・減算器、206・・・スイッチ、20 7・・・遅延器、301・・・比較器、302・・・スイッチ、303・・・遅


延器、304・・・減算器、305・・・絶対値算出器、306・・・積分器、306 a・・・乗算器、306 b・・・加算器、306 c・・・遅延器、306 d・・・乗算器、306 e・・・係数計算器、307・・・Va制御係数レジスタ、308・・・比較器、309・・・Va基準値レジスタ、310・・・OR回路、311・・・AND回路、312・・・減算器、313・・・絶対値算出器、314・・・比較器、315・・・V1V2差分値レジスタ、316・・・比較器、317・・・比較器、318・・・収束確認上限値レジスタ、319・・・収束確認下限値レジスタ、320・・・AND回路、321・・・比較器、322・・・零レジスタ、320・・・AND回路、321・・・比較器、325・・・比較器、326・・・スイッチ、327・・・減算器、328・・・可変利得器、329・・・加算器、401・・・絶対値算出器、402・・・比較器、403・・・積分器、403 c・・・遅延器、403 d・・・乗算器、403 e・・・係数計算器、404・・スイッチ、405・・・アタック係数レジスタ、406・・・リリース係数レジスタ



図1]



【図2】



【図3】







図4】




【図5】




【図6】




【図7】




【図8】









[図10]




【図11】













【図14】



【図15】





【要約】

【課題】 目的信号抽出用フィルタの帯域外の信号や、制御信号の遅延による信号の飽和や歪みを低減する自動利得制御装置を提供する。

【解決手段】 AGC応答制御部 2 6 において、「V2_I端子」に入力された AGC制御部 b 2 5 の出力する制御電圧と、「V3_I端子」に入力されたAGC制御部 c 2 0 の出力する制御電圧とのレベルの比較を行い、「V3_I端子」信号が、「V2_I端子」信号以下の場合、AGC制御部 c 2 0 の出力する制御電圧(「V3_I端子」信号)によりAGCアンプ c 4 を制御する。一方、「V3_I端子」信号が、「V2_I端子」信号より大きい場合、AGC制御部 b 2 5 の出力する制御電圧によりAGCアンプ c 4 を制御する。また、AGCアンプ c 4 の利得を抑制することにより、レベルの低下した目的信号は、I側AGCアンプ a 1 2 と Q側AGCアンプ a 1 3 の利得制御により、目的の信号レベルとして出力する。

【選択図】 図1

認定・付加情報

特許出願の番号 特願2003-059764

受付番号 50300364617

書類名 特許願

担当官 第七担当上席 0096

作成日 平成15年 3月 7日

<認定情報・付加情報>

【特許出願人】

【識別番号】 598045058

【住所又は居所】 神奈川県横浜市鶴見区菅沢町2-7

【氏名又は名称】 株式会社サムスン横浜研究所

【代理人】 申請人

【識別番号】 100064908

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 志賀 正武

【選任した代理人】

【識別番号】 100108578

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 高橋 詔男

【選任した代理人】

【識別番号】 100089037

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 渡邊 隆

【選任した代理人】

【識別番号】 100101465

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 青山 正和

【選任した代理人】

【識別番号】 100094400

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

次頁有

認定・付加情報 (続き)

【氏名又は名称】

鈴木 三義

【選任した代理人】

【識別番号】

100107836

【住所又は居所】

東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】

西 和哉

【選任した代理人】

【識別番号】

100108453

【住所又は居所】

東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】

村山 靖彦

ページ:

1/E

【書類名】

出願人名義変更届 【提出日】

平成15年 9月22日

【あて先】

特許庁長官 殿

【事件の表示】

【出願番号】

特願2003- 59764

【承継人】

【識別番号】

390019839

【氏名又は名称】

三星電子株式会社

【承継人代理人】

【識別番号】

100064908

【弁理士】

【氏名又は名称】

志賀 正武

【手数料の表示】

【予納台帳番号】

008707

【納付金額】

4,200円

【提出物件の目録】

【物件名】

譲渡証 1

【援用の表示】

同日付提出の特願2002-338203に関する出願人名義変

更届に添付のものを援用する。

【包括委任状番号】

9912086



認定・付加情報

特許出願の番号 特願2003-059764

受付番号 50301561004

書類名 出願人名義変更届

作成日 平成15年11月 4日

<認定情報・付加情報>

【承継人】

【識別番号】 390019839

【住所又は居所】 大韓民国京畿道水原市八達区梅灘洞416

【氏名又は名称】 三星電子株式会社

【承継人代理人】 申請人

【識別番号】 100064908

【住所又は居所】 東京都中央区八重洲2丁目3番1号 志賀国際特

許事務所

【氏名又は名称】 志賀 正武



特願2003-059764

出願人履歴情報

識別番号

[598045058]

1. 変更年月日

1998年 3月20日

[変更理由]

新規登録

住 所

神奈川県横浜市鶴見区菅沢町2-7

氏 名 株式会社サムスン横浜研究所



特願2003-059764

出願人履歴情報

識別番号

[390019839]

1. 変更年月日

1993年 2月26日

[変更理由]

住所変更

住 所 氏 名 大韓民国京畿道水原市八達区梅灘洞416

名 三星電子株式会社

T

-

1